Electronics 版 (精华区)

发信人: whynot (精诚所至，金石为开), 信区: Electronics
标  题: CPU和DSP功能结合(4)
发信站: 哈工大紫丁香 (Sat Sep 18 20:33:23 1999), 转信

再迈进一步
东芝和西门子已经作出努力，把DSP、CPU更加紧密的结合在一起。东芝的尖端
产品，例如SH3－DSP，结合了32位的SuperH RISC 处理器与16位的定点DSP。
SH3-DSP也提供了128入口的MMU，4通道DMA控制器，2个40位的累加器，8通道的
10位AD转换器，2通道的8位DA转换器。而且还提供8KB的X、Y的数据RAM，16KB
的CPU、DSP共享的数据缓存区。

SH3－DSP提供独立的CPU(68条16位RISC指令)和DSP(92条16/32位DSP指令)，
以及寄存器(6个32位DSP寄存器)。DSP和CPU采用不同的指令系统时，共享数据
和解码单元。

为使协调性最大，SH3－DSP提供了4套内部总线。这种结构能使CPU、DSP在DMA
控制器选中X、Y数据RAM时同时访问共享缓存区。最主要的，器件在每个时
钟周期内可执行4条独立指令――加，减，乘，在内存里存取数据。

西门子的Tricore，结合32位的RISC CPU和16位DSP，使集成度和精确度更高。
象SH3－DSP一样，CPU、DSP共享一块数据和解码单元。但是于之不同的是，
Tricore的DSP、CPU是在一条流水管道，一套指令系统，一套寄存器的基础
上发展起来的。

为使协调性最大，Tricore器件通过独立的总线向内核传输16KB的指令与数据
缓存区的内容。Tricore也提供两个16位的乘法器，每个时钟周期可以作两个
16×16的乘法或一个32×32的乘法。

将CPU、DSP紧密结合提高了硅的利用率，减小了能耗。同样重要的是，这简
化了编程，更易于在集成软件环境下开发器件。例如，Green Hills Software
用普通的IDE就能使用SH3－DSP和Tricore器件，提供系统级的调试，编译，执
行和版本控制。高水平的软件支持是大型机设计者能接收DSP的重要条件。



--
       禁行受，不上网，汝今能持否？

※ 来源:·饮水思源站 bbs.sjtu.edu.cn·[FROM: 202.120.8.158]

--
☆ 来源:．哈工大紫丁香 bbs.hit.edu.cn．[FROM: whynot.bbs@bbs.sjtu.]